一种改进的高速通信系统中的数据对齐方案An improved data alignment scheme in high-speed communication system
张新;万杰;蒋励;王瑜;胡阳;
摘要(Abstract)：
针对高速数据通信系统中因不同通道的时延差异造成的数据延迟不一致问题,提出一种多通道高速数据对齐的实现方案。通过时钟芯片产生标准的周期可配的基准信号,在发送侧产生同步于基准时钟的采样时钟,在接收侧产生同步于基准时钟的读时钟,利用采样时钟控制发送侧多通道同时采样,并利用读时钟控制接收侧多通道独立队列的数据读取。将所提方案运用在25 G PON系统中,实验结果表明,该方案能够完成高速通信系统中的多通道数据对齐,且系统有较高的鲁棒性和资源利用率。
关键词(KeyWords)： 多通道数据对齐;高速数据通信;基准时钟;时钟同步;异步先进先出
基金项目(Foundation): 科技部重点研发项目(2018YFB2201305)
作者(Author): 张新;万杰;蒋励;王瑜;胡阳;
Email:
DOI: 10.13682/j.issn.2095-6533.2020.05.004
参考文献(References)：
- [1] 李君豪,毕丽霞,王永利.多通道高速数据安全传输系统的设计与实现[J].电子技术应用,2018,44(9):125-128.DOI:10.16157/j.issn.0258-7998.175115.
- [2] 李坤,刘和周.基于FPGA的参数化多路数据对齐器设计[J].雷达科学与技术,2016,14(3):297-300.DOI:10.3969/j.issn.1672-2337.2016.03.012.
- [3] 王松明.基于JESD204B标准的多通道数据同步传输设计[J].现代雷达,2019 (8):60-64.DOI:10.16592/j.cnki.1004-7859.2019.08.013.
- [4] 刘孜学,杨斌,沈瑶,等.100G以太网PCS层多通道分发机制的研究与分析[J].光通信技术,2009 (10):1-4.
- [5] 魏书军,刘振安,赵棣新,等.FPGA多通道数据自动对齐的设计与实现[J].核电子学与探测技术,2010 (3):410-412.
- [6] 陈嵩,范其蓬,柳谦,等.一种多通道对齐去偏移的方法及装置:CN102394823A[P].2012-03-28.
- [7] 宋传超.时隙交叉多通道对齐的方法及系统:CN101958763A[P].2011-01-26.
- [8] WANG M Q,LI Z M,SHI J.Design of TOD self-synchronization method in frequency hopping system[C]//Proceedings of the 2015 10th International Conference on Communications and Networking in China.Shanghai:IEEE,2015:343-348.DOI:10.1109/Chinacom.2015.7497963.
- [9] MARATHE D S.A survey on mixed operating mode/self synchronization[C]//Proceedings of the NORCHIP 2012.Cpenhagen:IEEE,2012:1-3.DOI:10.1109/Norchp.2012.6403150.
- [10] CHENG S,QIU L,ZHENG Y,et al.50-250 MHz ΔΣ DLL for clock synchronization[J].IEEE Journal of Solid-State Circuits,2010,45 (11):2445-2456.DOI:10.1109/JSSC.2010.2072591.
- [11] XIN X,MURAOKA Y,HARA S.Analysis of synchronization of n metronomes on a cart via describing function method:New results beyond two metronomes[C]// Proceedings of the 2016 American Control Conference (ACC).Boston:IEEE,2016:6604-6609.DOI:10.1109/ACC.2016.7526710.
- [12] 王鹏,陈健,夏军旗,等.基于10 GHz光器件的25 Gb/s NRZ传输实验研究[J].光通信技术,2017 (6):48-50.DOI:10.13921/j.cnki.issn1002-5561.2017.06.014.
- [13] OZKAYA I,CEVRERO A,FRANCESE P A,et al.A 56 Gb/s burst-mode NRZ optical receiver with 6.8ns power-on and CDR-Lock time for adaptive optical links in 14nm FinFET CMOS[C]// Proceedings of the 2018 IEEE International Solid-State Circuits Conference-(ISSCC).San Francisco:IEEE,2018:266-268.DOI:10.1109/ISSCC.2018.8310286.
- [14] 王敏.时钟数据恢复电路(CDR)专利技术分析[J].中国新通信,2020 (11):78.
- [15] 武宇轩,吕方旭,吴苗苗.一种快速锁定低抖动的时钟数据恢复电路[J].空军工程大学学报(自然科学版),2020,21(4):68-73.
- [16] 邓军勇,蒋林,曾泽沧.高速CMOS时钟数据恢复电路的设计与仿真[J].微电子学与计算机,2014,31(11):56-63.DOI:10.19304/j.cnki.issn1000-7180.2014.11.013.