- 黄海生;张弛;李鑫;丁福恒;
针对在小点数快速傅里叶变换(Fast Fourier Transform,FFT)中,经典分段匹配滤波(Partial Matched Filtering,PMF)与FFT相结合的PMF-FFT卫星信号捕获算法存在增益损失,导致捕获灵敏度低、频率覆盖范围小和搜索速度慢的问题,提出了一种改进的二级分段PMF-FFT卫星信号捕获算法。截取部分FFT频率分量,缩短算法有效频率覆盖范围,以改善分段求和带来的包络增益衰减;采用在FFT频率分量中间位置追加搜索的方法,以改善FFT带来的扇贝损失;使用从粗略搜索到高精度搜索的策略,以减少搜索次数,提高搜索速度。仿真结果表明,相比经典PMF-FFT算法,在FFT点数不大于64点的情况下,改进算法能有效提高搜索增益和搜索速度,在8点FFT、125 Hz频率精度条件下,平均增益提升了22.19%,搜索次数减少了7.69%。
2024年01期 v.29;No.166 32-40页 [查看摘要][在线阅读][下载 991K] [下载次数:202 ] |[网刊下载次数:0 ] |[引用频次:2 ] |[阅读次数:12 ] - 汪西虎;康敏安;郭仲杰;杨靳;郭世骁;
当应用于恶劣的电子电路环境中时,汽车电子中电源管理类芯片可能发生瞬态高压和线路的动态变化。为了拓宽输入范围和改善瞬态响应性能,提出了一种宽输入瞬态增强低压差线性稳压器(Low Dropout Regulator, LDO)设计。采用预稳压电路将输入高电压转化为低压电源,为电路内部模块供电来实现宽输入。主环路使用双调整管设计方式,通过添加快速响应通路的方式加快环路对输出电压变化的响应速度,结合快速放电电路以实现快速瞬态响应。应用米勒调零补偿和零点补偿方法以保证不同带载条件下环路的稳定性。仿真结果表明,设计LDO电路输入电压的范围为3~40 V,预稳压电路可以将输入的高电压降压至2.8 V;LDO输出电压典型值为5 V,最大可带载150 mA;当负载电流发生150 mA的跳变时,输出的上冲电压和下冲电压分别为40.32 mV和55.77 mV。与已有的相关设计相比,所提设计实现了较宽的输入范围,同时具有较好的瞬态响应性能。
2024年01期 v.29;No.166 41-52页 [查看摘要][在线阅读][下载 1117K] [下载次数:311 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:6 ] - 杜慧敏;刘洋;马元中;
针对经典盲均衡算法收敛速度较慢和稳态误差较大的问题,提出了一种基于变步长恒模算法(Constant Modulus Algorithm, CMA)和判决引导的最小均方(Decision Directed Least Mean Square, DD-LMS)算法的双模式切换盲均衡算法。在算法收敛初期采用CMA算法,以确保算法可以较快收敛。在收敛之后切换至DD-LMS算法,以进一步降低稳态误差。通过设定阈值来切换算法,取相邻多次迭代误差的平均值作为算法的切换值,以确保算法切换时机的合理性。另外,引入Softsign变步长函数并加入3个参数对该函数进行改进,使得Softsign变步长函数可以依据不同信道环境设定最佳参数,同时提高算法的收敛速度。仿真结果表明,在卫星通用信道条件下,所提算法的收敛迭代次数约为1 000次,稳态误差为-12 dB,在信噪比为15 dB时,误码率为1×10~(-6)。与相关算法对比,所提算法的收敛速度较高,误码率和稳态误差较低。
2024年01期 v.29;No.166 53-63页 [查看摘要][在线阅读][下载 1039K] [下载次数:181 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:8 ] - 魏庚明;王艺磊;贺怡;杨林;
针对双频嵌入式布局的基站天线中存在高频振子辐射性能受低频振子严重干扰的问题,提出一种基于扼流结构的基站天线碗状振子异频去耦方法。设计了含去耦结构的基站天线,在低频振子臂上加载微带形式的扼流结构,通过分析扼流结构的等效电路、在高频天线工作频段的感应电流及单站雷达散射截面(Radar Cross-Section,RCS),调整扼流结构的性能参数,有效降低低频振子对高频振子的影响。通过设计具有去耦功能的双频双极化基站天线阵列,验证所提方法的可行性。结果表明,低频振子具有良好的阻抗匹配特性,所提方法能有效减弱高频振子受低频振子影响导致的交叉极化恶化问题,且能够稳定方向图波束宽度。
2024年01期 v.29;No.166 64-70页 [查看摘要][在线阅读][下载 1486K] [下载次数:98 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:10 ] - 张丽果;张毅;曾泽沧;肖杉;曹亚莉;王睿;
针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数CRC计算模块级联完成,数据CRC计算模块由固定逻辑表达式实现,对二者计算结果做模二加法即得到CRC计算结果。根据数据长度选择相应的数据CRC计算模块和余数CRC计算模块的组合,以适应高位宽可变数据长度的CRC计算。以100 Gbps远程直接数据存取(Remote Direct Memory Access, RDMA)通信系统中的1 024 bits数据位宽CRC-32的计算为例,在VCU118开发板上实现了该算法的硬件电路。实验结果表明,所提设计仅使用4 760个查找表和2 658个触发器,整个系统带宽最高可达97.85 Gbps,最高工作频率可达326 MHz。与其他相关方法相比,提出的方法具有较高的工作频率且资源占用较少。
2024年01期 v.29;No.166 71-80页 [查看摘要][在线阅读][下载 1050K] [下载次数:186 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:11 ]